PRIORITY
PAPER
11-21-01
Returns

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 3月30日

出 願 番 号 Application Number:

特願2001-100566

出 願 人
Applicant(s):

富士通株式会社

富士通ヴィエルエスアイ株式会社

2001年 5月30日

特許庁長官 Commissioner, Japan Patent Office





特2001-100566

【書類名】 特許願

【整理番号】 0041004

【提出日】 平成13年 3月30日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/118

【発明の名称】 基本セル、半導体集積回路装置、配線方法、及び配線装

置

【請求項の数】 10

【発明者】

【住所又は居所】 愛知県春日井市髙蔵寺町二丁目1844番2 富士通ヴ

ィエルエスアイ株式会社内

【氏名】 小牧 正樹

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【特許出願人】

【識別番号】 000237617

【氏名又は名称】 富士通ヴィエルエスアイ株式会社

【代理人】

【識別番号】 100098431

【弁理士】

【氏名又は名称】 山中 郁生

【電話番号】 052-263-3131

【選任した代理人】

【識別番号】 100097009

【弁理士】

【氏名又は名称】 富澤 孝

【手数料の表示】

【予納台帳番号】 041999

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0008078

【包括委任状番号】 0008079

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

基本セル、半導体集積回路装置、配線方法、及び配

線装置

【特許請求の範囲】

【請求項1】 半導体集積回路装置のレイアウトにおける基本単位を構成する 基本セルにおいて、

前記基本セルは、前記基本セル間に共通に配線される固定配線を備えておらず 、上位の配線層と接続されるべき接続端子を備えることを特徴とする基本セル。

【請求項2】 前記上位の配線層で、前記基本セル間に配線されるべき配線を 配線することを特徴とする請求項1に記載の基本セル。

【請求項3】 前記接続端子は、

前記基本セル間に配線されるべき配線と同じ配線層を含むスタックVIAを備えることを特徴とする請求項1又は2に記載の基本セル。

【請求項4】 前記基本セル間に配線されるべき配線は、

電源配線及び接地配線を含み、

前記接続端子は、

前記基本セルへの電源供給端子及び接地電位供給端子を含むことを特徴とする 請求項1万至3の少なくとも何れか1項に記載の基本セル。

【請求項5】 請求項1乃至4の少なくとも何れか1項に記載の2以上の基本 セルと、

適宜に選択される所定配線方向及び所定配線幅で、前記基本セル間の対応する 前記接続端子間を前記上位の配線層で接続する上位配線とを備えることを特徴と する半導体集積回路装置。

【請求項6】 前記上位配線は、

配線経路中に存在する配線禁止領域に対して、適宜に迂回路を形成することを 特徴とする請求項5に記載の半導体集積回路装置。

【請求項7】 請求項1乃至4の少なくとも何れか1項に記載の基本セルを2以上配置する半導体集積回路装置に配線を施すに当たり、前記基本セル間の対応する前記接続端子間を前記上位の配線層で接続する上位配線の配線方向及び配線

幅を適宜に選択した上で、前記上位配線を優先して配線することを特徴とする配線方法。

【請求項8】 前記各上位配線の配線経路中に配線禁止領域が存在する場合、 前記各上位配線の配線経路を適宜に屈曲させることにより、前記配線禁止領域を 適宜に迂回することを特徴とする請求項7に記載の配線方法。

【請求項9】 請求項7又は8に記載の配線方法を実施するため、

前記接続端子の配置位置を含む基本セル情報を格納するセル情報記憶手段と、 前記基本セル間の対応する前記接続端子を接続する前記上位配線の配線方向、 配線幅、配線優先順位、配線層、及び配線経路中の配線禁止領域を含む配線情報 を、必要に応じて設定する配線情報設定手段と、

前記配線情報設定手段により設定される各種配線情報を格納する配線情報記憶 手段と、

前記セル情報記憶手段に格納された前記接続端子の配置位置に基づき、前記配線情報記憶手段に格納された前記上位配線の配線方向、配線幅、配線優先順位、 及び配線層に従い、配線経路中の配線禁止領域を迂回しながら配線処理を行う制 御手段と、

前記制御手段により行われる配線処理状況を確認する確認手段と、

前記制御手段により行われた配線処理結果を格納する配線データ格納手段とを 備えることを特徴とする配線装置。

【請求項10】 請求項7又は8に記載の配線方法を、請求項9に記載の配線 装置において実行することが可能な配線処理プログラムを格納する記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路装置のレイアウトにおける基本単位を構成する基本 セル、更にこの基本セルを使用した半導体集積回路装置、配線方法、及び配線装 置に関するものであり、特に、ゲートアレイ方式やスタンダードセル方式の半導 体集積回路装置に使用される基本セル、そしてこの基本セルを使用した半導体集 積回路装置、配線方法、及び配線装置に関するものである。 [0002]

【従来の技術】

従来より、基本セルをマトリクス状に配置して構成した機能回路ブロックを、配置するゲートアレイ方式やスタンダードセル方式等の半導体集積回路装置がある。図12に基本セル100の1例を示す。基本セル100に電源電圧VDD及び接地電位VSSを供給するために、基本セル100内に電源電圧配線VDD及び接地電位配線VSSである、いわゆるパワーレールVDD、VSSを備えている。また接続端子2、3は、PMOSトランジスタのN型ウェル領域、及びNMOSトランジスタのP型ウェル領域の各々を、電源電圧VDD、及び接地電位VSSにバイアスするために配置されている。

[0003]

パワーレールVDD、VSS、また接続端子2、3を基本セル100内に固定して設定しておけば、基本セル100をマトリクス状に配置した場合(図13、14、参照)、パワーレールVDD、VSS、また接続端子2、3は所定の配線トラックに配置されることとなる。そこで予め、基本セル100内に、基本セル100列の延長方向(基本セル100の横方向)の配線トラック仕様に合致するように、基本セル100間の接続端子2、3を含んでパワーレールVDD、VSSを配置しておくことが一般的に行われている。これにより、機能回路ブロック200を構成するために基本セル100をマトリクス状に配置した時点で、パワーレールVDD、VSSも同時に行われる。図14に示すように、基本セル100を配置することにより、パワーレールVDD、VSSが、基本セル100列の延長方向(基本セル100の横方向)の配線トラックに沿って平行に配線されることとなる。そして、これらのパワーレールVDD、VSSは回路動作上重要な配線であるため、最下層のメタル配線層M1で構成されることが一般的である。

[0004]

【発明が解決しようとする課題】

しかしながら、上記従来技術の基本セル100においては、機能回路ブロックを構成するために基本セル100をマトリクス状に配置すると同時にパワーレールVDD、VSSの配線が完了するものの、パワーレールVDD、VSSの配線

方向、配線幅、及び配線層を最下層のメタル配線層M1から変更することができないという問題がある。

[0005]

図13に、4つの基本セル100A、100B、100C、100Dを2×2 のマトリクス状に配置して、図3に示す機能回路を機能回路ブロック200に構 成した場合のレイアウト例を示す。図から明らかなようにパワーレールVDD、 VSSは最下層のメタル配線層M1で構成され、基本セル100A乃至100D 列の延長方向(基本セル100A乃至100Dの横方向)の配線トラックに沿っ て所定配線幅で配線される。従って、NOR1を構成する基本セル100Cから の出力、及びNOR2を構成する基本セル100Dからの出力と、これらの出力 が入力されるNAND1を構成する基本セル100A、100Bの所定ゲートと の間には、最下層のメタル配線層M1で構成されたパワーレールVDD、VSS が配線されている。ゲートアレイ方式やスタンダードセル方式の半導体集積回路 装置においては、機能回路ブロック間の配線に上位階層のメタル配線層を使用し 、機能回路ブロック内の配線においては、信号配線は、パワーレールVDD、V SSと同様に最下層のメタル配線層M1で構成することが一般的である。このた めNOR1とNAND1との接続にはVIA101A及び101Cを介して上層 のメタル配線層M2により、またNOR2とNAND1との接続にはVIA10 1B及び101Dを介して上層のメタル配線層M2により、最下層のメタル配線 層M1で構成されたパワーレールVDD、VSSをまたぐことが必要となる。機 能回路ブロックが大きな回路構成になるに従いパワーレールVDD、VSSをま たぐ必要が多くなり、メタル配線の自由度を損なうと共にメタル配線構成が複雑 になる。更に上層のメタル配線層M2での配線箇所が増大するので、上層のメタ ル配線層M2の配線領域を損なう。また、基本セル100に固定されたパワーレ ールVDD、VSSを有した状態で、同層の配線層を使用してその他の信号配線 等も配線する場合には、必要配線トラックを増加させることが必要となり、基本 セル100のセル高さを高くする必要がある。これは半導体集積回路の高集積化 の妨げとなり問題である。

[0006]

また、図14に示すように、パワーレールVDD、VSSの配線方向、配線幅、及び配線層が固定であるので、基本セル100(M、N)(M、Nは、1以上の整数)をマトリクス状に配置して構成される機能回路ブロック300の回路仕様に合致したパワーレールVDD、VSSの配線となるような配線変更はできない。即ち、高速な回路動作を行う機能回路ブロックや大きな負荷を駆動する機能回路ブロックに対して所望の回路動作を行なわせるために充分な電源供給能力を確保できない虞がある。また消費電流が少ない機能回路ブロックに対して必要以上の電源供給能力を有する配線ピッチとなり高集積化の妨げとなる虞がある。

[0007]

更に図14において、基本セル100(M、N)におけるパワーレールVDD、VSSの配線方向、配線幅、及び配線層は固定であるので、この基本セル100(M、N)を配置した機能回路ブロック300においても固定される。この機能回路ブロック300を配置してゲートアレイ方式やスタンダードセル方式の半導体集積回路装置を構成する場合、機能回路ブロック300におけるパワーレールVDD、VSSの配線方向、配線幅、及び配線層は固定されてしまう。従って、機能回路ブロック300周辺のパワーレールVDD、VSSの配線状況に適合させて機能回路ブロック300を配置することができない場合があり、ゲートアレイ方式やスタンダードセル方式の半導体集積回路装置の高集積化を図ることができない虞があり問題である。

[0008]

本発明は前記従来技術の問題点を解消するためになされたものであり、基本セルを利用して機能回路ブロックあるいは半導体集積回路装置をレイアウトする際、配線の自由度を向上させることのできる基本セル、半導体集積回路装置、配線方法、及び配線装置を提供することを目的とする。

[0009]

【課題を解決するための手段】

前記目的を達成するために、請求項1に係る基本セルは、半導体集積回路装置 のレイアウトにおける基本単位を構成する基本セルにおいて、基本セルは、基本 セル間に共通に配線される固定配線を備えておらず、上位の配線層と接続される べき接続端子を備えることを特徴とする。

また、請求項2に係る基本セルは、請求項1に記載の基本セルにおいて、上位 の配線層で、基本セル間に配線されるべき配線を配線することを特徴とする。

[0010]

請求項1の基本セルでは、基本セル間に共通に配線される固定配線を基本セル 内には備えておらず、上位の配線層で配線する際に、接続されるべき接続端子を 備えている。

請求項2の基本セルでは、基本セル間に配線されるべき配線は、上位の配線層で配線される。

[0011]

これにより、基本セル間に共通に配線される固定配線による制約を受けず自在に配線を行うことができる。更に基本セルを配置して機能回路ブロックを構成する場合には、固定配線がないため、機能回路ブロック内の配線を自由に設定、変更することができ、固定配線とその他の信号配線とのレイアウト上の相互の干渉を回避することができる。即ち、上層の配線を使用して下層の配線をまたぐ配線構成を必要最低限に抑えることができ、配線の自由度を最大限に確保することができるので、配線構成を単純にすることができると共に、上層配線の配線領域を必要以上に損なうことがない。

また基本セル間に配線されるべき配線を基本セル内の配線とは別に上位の配線層で自由に設定できるので、両配線を同一の配線層により構成する場合に比して基本セルのセル高さを抑えたまま必要配線トラックを確保することができる。従って、効率的な配線構成とコンパクトな基本セル高さを実現して半導体集積回路装置の高集積化に寄与するところ大である。また機能回路ブロックの回路動作仕様に応じて自由に基本セル間に配線されるべき配線の配線方向、配線幅、及び配線層を設定することができるので、各回路動作仕様に適した配線により最適な回路動作を実現することができる。更に基本セルをマトリクス状に配置した機能回路ブロックを配置するゲートアレイ方式やスタンダードセル方式の半導体集積回路装置において、機能回路ブロックにおける配線状況に合わせて基本セル間に配線されるべき配線の配線方向、配線幅、及び配線層を自由に設定することができ

、効率的な機能回路ブロックの配置配線を実現して半導体集積回路装置の高集積化を図ることができる。

[0012]

また、接続端子を2種以上備え、互いの接続端子は、他の接続端子に接続される基本セル間に配線されるべき配線の配線方向とは異なる位置に配置されることが好ましい。

[0013]

この構成では、2種以上の接続端子が、各々に接続される基本セル間に配線されるべき配線の配線方向とは異なる位置に配置されており、接続端子に接続される基本セル間に配線されるべき配線同士が干渉することはない。

[0014]

これにより、基本セル間に配線されるべき配線同士が同一の配線層で構成されている場合でも、これらの配線が相互に交差することなく配線方向を設定することができる。

[0015]

また、各接続端子は、X座標及びY座標が共に異なる位置に配置され、個々の接続端子に接続される基本セル間に配線されるべき配線が、XあるいはY方向の相互に直交する2方向の何れの方向に相互に交差することなく配線することができることが好ましい。

[0016]

また、請求項3に係る基本セルは、請求項1又は2に記載の基本セルにおいて、接続端子は、基本セル間に配線されるべき配線と同じ配線層を含むスタックVIAを備えることを特徴とする。

[0017]

請求項3の基本セルでは、接続端子は、スタックVIAを介して基本セル間に 配線されるべき配線に接続される。

[0018]

これにより、スタックVIAに含まれる配線層を基本セル間に配線されるべき 配線の配線層として使用することができるので、基本セル間に配線されるべき配 線として選択できる配線層をスタックVIAに含まれる配線層の中から適宜に選択することができ、配線の自由度を高めることができる。

[0019]

また、請求項4に係る基本セルは、請求項1乃至3の少なくとも何れか1項に 記載の基本セルにおいて、基本セル間に配線されるべき配線は、電源配線及び接 地配線を含み、接続端子は、基本セルへの電源供給端子及び接地電位供給端子を 含むことを特徴とする。

[0020]

請求項4の基本セルでは、基本セル間に配線されるべき配線は電源配線及び接地配線を含んでおり、更に接続端子は基本セルへの電源供給端子及び接地電位供給端子を含んでおり、基本セル間に配線されるべき配線を接続端子に接続することにより、基本セルに電源電圧及び接地電位を供給する。

[0021]

これにより、基本セルへの電源電圧及び接地電位の供給配線を自由に設定することができ、機能回路ブロックの回路動作仕様に伴う消費電流に応じて電源電圧配線及び接地配線の配線方向、配線幅、及び配線層を自由に設定することができる。各回路動作仕様に伴う消費電流に適した電源供給及び接地供給により最適な回路動作を実現することができる。また基本セルをマトリクス状に配置した機能回路ブロックを配置するゲートアレイ方式やスタンダードセル方式の半導体集積回路装置において、機能回路ブロック間における配線状況に合わせて電源電圧配線及び接地配線の配線方向、配線幅、及び配線層を自由に設定することができ、効率的な機能回路ブロックの電源供給及び接地供給を実現して半導体集積回路装置の高集積化を図ることができる。

[0022]

また、請求項5に係る半導体集積回路装置は、請求項1乃至4の少なくとも何れか1項に記載の2以上の基本セルと、適宜に選択される所定配線方向及び所定配線幅で、基本セル間の対応する接続端子間を上位の配線層で接続する上位配線とを備えることを特徴とする。また請求項7に係る配線方法は、請求項1乃至4の少なくとも何れか1項に記載の基本セルを2以上配置する半導体集積回路装置

に配線を施すに当たり、基本セル間の対応する接続端子間を上位の配線層で接続 する上位配線の配線方向及び配線幅を適宜に選択して上位配線を優先して配線す ることを特徴とする。

[0023]

請求項5の半導体集積回路装置では、請求項1乃至4の少なくとも何れか1項 に記載の2以上の基本セルを配置して構成され、適宜に選択される所定配線方向 及び所定配線幅で、基本セル間の対応する接続端子が接続されている。

[0024]

これにより、上位配線による制約を受けず自在に配線を行なうことができる基 本セル、及び上位配線が固定されていない基本セルを配置するため、自由に内部 配線を設定、変更することができる機能回路ブロックにより、半導体集積回路装 置を構成するので、上位配線とその他の信号配線との間の相互の干渉を回避する ことができる。そして上層の配線により下層の配線をまたぐ配線構成を必要最低 限に抑えて、構成が単純で、自由度が大きく効率的な配線構成とし、上層の配線 の配線領域を必要以上に損なうことがない。上位配線を基本セル内の配線とは別 に上位の配線層で自由に設定できるので、両配線を同一の配線層により構成する 場合に比して基本セルのセル髙さを抑えたままで必要となる配線トラックを確保 することができるコンパクトな基本セル高さを有した半導体集積回路装置を提供 することができる。また機能回路ブロックの回路動作仕様に応じて自由に上位配 線の配線方向、配線幅を設定することができるので、各回路動作仕様に適した上 位配線により最適な回路動作を有した半導体集積回路装置を提供することができ る。更に機能回路ブロック間の配置状況に合わせて上位配線の配線方向、配線幅 を自由に設定することができ、効率的な機能回路ブロックの配置配線を実現して 半導体集積回路装置の高集積化を図ることができる。

[0025]

また上位配線の配線幅を基本セルの高さを越えて面状に形成してやれば、電源 電圧あるいは接地電位の配線プレーンを半導体集積回路装置内の機能回路ブロックを覆うようにして形成することができ、ノイズ緩和策として好ましいものである。この場合、上位配線が2種以上ある場合には、上位配線毎に異なる配線層を 設定することにより、多重の面状構造を有する配線プレーンを形成することができる。

[0026]

また、請求項6に係る半導体集積回路装置は、請求項5に記載の半導体集積回路装置において、上位配線は、配線経路中に存在する配線禁止領域に対して、適宜に迂回路を形成することを特徴とする。また請求項8に係る配線方法は、各上位配線の配線経路中に配線禁止領域が存在する場合、各上位配線の配線経路を適宜に屈曲させることにより、配線禁止領域を適宜に迂回することを特徴とする。

[0027]

請求項6の半導体集積回路装置、また請求項8の配線方法では、上位配線の配 線経路中に配線禁止領域がある場合には、上位配線は、適宜に迂回路を形成する

[0028]

これにより、上位配線の配線経路中にも、個別に配線禁止領域を設定することができ、この場合には、適宜に上位配線を迂回させることができるので、上位配線を自由に配線することができる。上位配線と配線禁止領域との間の相互の干渉を回避することができる。また、配線禁止領域の迂回部の前後においては、上位配線の配線トラックは不変であるので、隣接部との配線接続関係を崩すことなく必要最小限の上位配線の迂回路により配線禁止領域を迂回して柔軟に配線を施すことができる。

[0029]

また、請求項9に係る配線装置は、請求項7又は8に記載の配線方法を実施するため、接続端子の配置位置を含む基本セル情報を格納するセル情報記憶手段と、基本セル間の対応する接続端子を接続する上位配線の配線方向、配線幅、配線優先順位、配線層、及び配線経路中の配線禁止領域を含む配線情報を、必要に応じて設定する配線情報設定手段と、配線情報設定手段により設定される各種配線情報を格納する配線情報記憶手段と、セル情報記憶手段に格納された接続端子の配置位置に基づき、配線情報記憶手段に格納された上位配線の配線方向、配線幅、配線優先順位、及び配線層に従い、配線経路中の配線禁止領域を迂回しながら

配線処理を行う制御手段と、制御手段により行われる配線処理状況を確認する確認手段と、制御手段により行われた配線処理結果を格納する配線データ格納手段とを備えることを特徴とする。

[0030]

請求項9の配線装置では、配線情報設定手段により設定された、基本セル間の 対応する接続端子を接続する上位配線の配線方向、配線幅、配線優先順位、配線 層、及び配線経路中の配線禁止領域を含む配線情報を、配線情報記憶手段に格納 すると共に、セル情報記憶手段に格納されている接続端子の配置位置を含む基本 セル情報と合わせ、制御手段により配線処理を行う。この配線処理状況は確認手 段により確認され、配線処理結果は配線データ格納手段に格納される。

[0031]

これにより、2以上の基本セルを配置した機能回路ブロックあるいは半導体集 積回路装置に配線を施す際、上位配線の配線情報を設定、格納しながら、接続端 子の配置位置を含む基本セル情報と共に、配線処理状況を確認しながら配線処理 を行なうことができ、最適な配線処理を実現することができる。

[0032]

また、請求項7又は8に記載の配線方法を、請求項9に記載の配線装置において実行させることが可能な配線処理プログラムを格納した記録媒体によれば、配線処理プログラムの移動が容易となり好ましいものである。

[0033]

【発明の実施の形態】

以下、本発明の基本セル、半導体集積回路装置、配線方法、及び配線装置について具体化した実施形態を図1乃至11に基づき図面を参照しつつ詳細に説明する。図1は、本実施形態の基本セルを示すレイアウト図である。図2は、本実施形態の基本セルを使用して構成した機能回路ブロックを示すレイアウト図である。図3は、図2における機能回路ブロックを示す回路図である。図4は、本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの第1具体例を示すレイアウト図である。図5は、本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの第2具体例を示すレイアウト図である。図

6は、本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの第3具体例を示すレイアウト図である。図7は、本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの第4具体例を示すレイアウト図である。図8は、本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの第5具体例を示すレイアウト図である。図9は、本実施形態の機能回路ブロックを半導体集積回路装置に配置する場合のパワーレールの第6具体例を示すレイアウト図である。図10は、本実施形態における配線装置の構成図である。図11は、本実施形態の基本セルを使用した機能回路ブロックへの配線方法のフロー図である。

[0034]

図1に示す本発明の実施形態の基本セル1は、従来技術における基本セル100(図12、参照)と同様に、1組のP型拡散領域4とN型拡散領域5を2本のポリシリコンゲート6、7が分割することにより、2本のポリシリコンゲート6、7で挟まれた領域を共通のソースあるいはドレイン領域として、2つのPMOSトランジスタ及びNMOSトランジスタを構成している。これらのPMOS及びNMOSトランジスタは、各々N型ウェル領域及びP型ウェル領域(不図示)内に構成されており、接続端子2、3は、N型及びP型ウェル領域への電源電圧VDD及び接地電位VSSを供給するための接続端子である。メタル配線層とN型及びP型ウェル領域とのコンタクト構造として構成することができるほか、基本セル1を実現する製造プロセスに応じて多層のメタル配線層とN型及びP型ウェル領域とのスタックVIA構造として構成することもできる。本実施形態では、これらの接続端子2、3、そして2つのPMOS及びNMOSトランジスタへの電源電圧VDD及び接地電位VSSの供給配線であるパワーレールVDD、VSSは配置されていない。

[0035]

図2に、4つの基本セル1A、1B、1C、1Dを2×2のマトリクス状に配置して、図3に示す機能回路を実現した機能回路ブロック20のレイアウト例を示す。基本セル1A、1B、1C、1DにはパワーレールVDD、VSSが配置されていないので、機能回路ブロック20内のメタル配線を最下層のメタル配線

層M1の接続によりレイアウトする際、パワーレールVDD、VSSをまたぐという制約がなく最下層のメタル配線層M1のみで自由に接続することができる。 具体的には、NOR1を構成する基本セル1Cからの出力、及びNOR2を構成する基本セル1Dからの出力と、これらの出力が入力されるNAND1を構成する基本セル1A、1Bの所定ゲートとの間に、最下層のメタル配線層M1で構成されたパワーレールVDD、VSSが存在しないので、この間のメタル配線を最下層のメタル配線層M1により直接に接続することができる。尚、NAND1を構成する基本セル1A、1BのNMOSトランジスタへの接地電位VSSの供給、及びNOR1、2を構成する基本セル1C、Dへの電源電圧VDDの供給は、スタックVIA構造を有する接続端子3A、2Dに、図示しない上層のメタル配線層を接続することにより行うことができる。

[0036]

従って、基本セル1内のメタル配線を、基本セル間に配線されるべき配線であ るパワーレールVDD、VSSによる制約を受けずに自在に行うことができる。 更に4つの基本セル1A乃至1Dを配置して機能回路ブロック20を構成する場 合には、パワーレールVDD、VSSが固定されていないため、機能回路ブロッ ク20内のメタル配線を自由に設定、変更することができ、パワーレールVDD 、VSSとその他の信号配線とのレイアウト上の相互の干渉を回避することがで きる。即ち、上層のメタル配線層M2を使用して最下層のメタル配線層M1をま たぐメタル配線構成を必要最低限に抑えることができ、メタル配線の自由度を最 大限に確保することができるので、メタル配線構成を単純にすることができると 共に、上層のメタル配線層M2の配線領域を必要以上に損なうことがない。また パワーレールVDD、VSS等を基本セル1内のメタル配線層とは別に上層のメ タル配線層M2で自由に設定できるので、両配線を同一のメタル配線層により構 成する場合に比して基本セル1のセル髙さを抑えたまま必要配線トラックを確保 することができる。従って、効率的な配線構成とコンパクトな基本セル1の高さ を実現して半導体集積回路装置の高集積化に寄与するところ大である。また機能 回路ブロック20の回路動作仕様に応じて自由にパワーレールの配線方向、配線 幅、及び配線層を設定することができるので、各回路動作仕様に適したパワーレ

ールVDD、VSSにより最適な回路動作を実現することができる。

[0037]

またスタックVIAを構成するメタル配線層をパワーレールVDD、VSSのメタル配線層として使用することができるので、パワーレールVDD、VSSとして選択できるメタル配線層の階層をスタックVIAを構成する配線層の中から適宜に選択することができ、配線の自由度を高めることができる。

[0038]

図4には、基本セル1(M、N)(M、Nは、1以上の整数)をM×Nのマトリクス状に配置した機能回路ブロック31におけるパワーレールVDD、VSSの配線状況を示す第1具体例である。機能回路ブロック31内のメタル配線を最下層のメタル配線層M1で構成しておき、基本セル1(M、N)における接続端子2、3(図1、参照)をスタックVIA構造として、上層のメタル配線層M2で構成したパワーレールVDD、VSSを接続すれば機能回路ブロック31内のメタル配線とパワーレールVDD、VSSとを相互に干渉することなく配置することができる。また機能回路ブロック31内のメタル配線のうちパワーレールVDD、VSSの配線方向と同一方向のメタル配線をパワーレールVDD、VSSのメタル配線層と同じメタル配線層とし、直交するメタル配線を異なるメタル配線層として構成することもできる。

[0039]

第1具体例のパワーレールVDD、VSSのメタル配線方式は、機能回路ブロック31の回路動作が比較的低速である等の理由により回路動作における消費電流が少なく、電源供給能力を強化する必要のない場合に適用して好適なパワーレールVDD、VSSの構成である。パワーレールVDD、VSSの配線方向を基本セル1(M、N)の高さ方向とすることにより配線ピッチ大きくすることができ、限られた基本セル1の高さにおいてパワーレールVDD、VSS間の配線領域を広く確保することができるので、パワーレールVDD、VSSと同じメタル配線層による配線トラックを最大限確保することができる。効率的な配線構成とコンパクトな基本セル1(M、N)の高さを実現して半導体集積回路装置の高集積化に寄与するところ大である。

[0040]

図5は、図4と同様な基本セル1(M、N)の配置に対して、パワーレールVDD、VSSの配線方向を90度回転した場合を示す第2具体例である。機能回路ブロック32内のメタル配線を最下層のメタル配線層M1で構成しておき、基本セル1(M、N)における接続端子2、3(図1、参照)をスタックVIA構造として、上層のメタル配線層M2で構成したパワーレールVDD、VSSを接続すれば、機能回路ブロック32内のメタル配線とパワーレールVDD、VSSとを相互に干渉することなく配置することができる。また機能回路ブロック32内のメタル配線のうちパワーレールVDD、VSSの配線方向と同一方向のメタル配線をパワーレールVDD、VSSのメタル配線層と同じメタル配線層とし、直交するメタル配線を異なるメタル配線層として構成することもできる。

[0041]

第2具体例のパワーレールVDD、VSSのメタル配線方式は、機能回路ブロック32の回路動作が高速である等の理由により回路動作における消費電流が大きく、電源供給能力を強化する必要がある場合に適用して好適なパワーレールVDD、VSSの構成である。パワーレールVDD、VSSの配線方向を基本セル1(M、N)の幅方向にすることにより配線ピッチを狭くすることができ、基本セル1(M、N)当りの電源供給能力を向上させることができる。

[0042]

第1及び第2具体例における基本セル1(M、N)では、パワーレールVDD、VSSを接続すべき接続端子2、3(図1、参照)のX座標及びY座標が共に異なる位置に配置されているので、基本セル1(M、N)をマトリクス状に配置した機能回路ブロック31、32へのパワーレールVDD、VSSの配線方向を、X方向あるいはY方向の互い直交する2方向の何れの方向にも相互に交差することなく配線することができる。

[0043]

従って、基本セル1 (M、N)へのパワーレールVDD、VSSを自由に設定することができ、機能回路ブロック31、32の回路動作仕様に伴う消費電流に応じてパワーレールVDD、VSSの配線方向、配線幅、及び配線層を自由に設

定することができる。各回路動作仕様に伴う消費電流に適した電源供給及び接地 供給により最適な回路動作を実現することができる。

[0044]

図6は、図4の第1具体例におけるパワーレールVDD、VSSの配線幅を太 く強化した第3具体例である。機能回路ブロック33内のメタル配線を、図4に おける機能回路ブロック31内のメタル配線と同様に、最下層のメタル配線層M 1で構成しておき、基本セル1 (M、N)における接続端子2、3 (図1、参照) をスタックVIA構造として、上層のメタル配線層M2で構成したパワーレー ルVDD、VSSを接続する。機能回路ブロック33内のメタル配線とパワーレ ールVDD、VSSとは相互に干渉することはないので、パワーレールVDD、 VSSのメタル配線幅を任意に設定して、機能回路ブロック33の回路動作仕様 に応じた消費電流に適合した電源供給能力にすることができる。尚、図6に示す ように、パワーレールVDD、VSSを機能回路ブロック33を覆うように配置 する場合、機能回路ブロック33内の信号配線領域を確保するためには、パワー レールVDD、VSS用のメタル配線層を最上層のメタル配線層で行えば、両メ タル配線間に干渉はなく好都合である。パワーレールVDD、VSSを上層のメ タル配線層M2で行う場合には、機能回路ブロック33内のメタル配線を最下層 のメタル配線層M1で行うが、パワーレールVDD、VSSのメタル配線を図示 しない更に上層のメタル配線層で行えば、機能回路ブロック33内の配線を最上 層を除く多層のメタル配線層で行うことができる。

[0045]

図7に示す第3具体例は、パワーレールVDD、VSSを、各々異なるメタル配線層で面状に構成したものである。機能回路ブロック34内のメタル配線を、図4における機能回路ブロック31内のメタル配線と同様に、最下層のメタル配線層M1で構成しておき、更に基本セル1(M、N)における接続端子2、3(図1、参照)をスタックVIA構造としておく。パワーレールVDD、VSSのうち接地電位VSSの供給には、上層のメタル配線層M2を面状に構成して接続端子2のスタックVIA構造における上層のメタル配線層M2と接続する。この場合、接続端子3を構成するスタックVIA構造の上層のメタル配線層M2とは

接続されないように、面状構造の上層のメタル配線層M2のうち接続端子3の位置している部分には開孔を設けておく。パワーレールVDD、VSSのうち電源電圧VDDの供給には、上層のメタル配線層M2より更に上層のメタル配線層M3を面状に構成して接続端子3のスタックVIA構造における更に上層のメタル配線層M3と接続する。機能回路ブロック34内のメタル配線とパワーレールVDD、VSSとは相互に干渉することはないので、機能回路ブロック34内の信号配線の制約を受けることなく機能回路ブロック34全面を覆うようにパワーレールVDD、VSSのメタル配線を面状に構成することができる。尚、メタル配線層が4層以上の多層構成の場合には、パワーレールVDD、VSS用のメタル配線層が4層以上の多層構成の場合には、パワーレールVDD、VSS用のメタル配線層を最上層から2層のメタル配線層で行えば、機能回路ブロック34内の信号配線に供することができるメタル配線層の数を2層以上確保することができ信号配線の自由度を高めることができて好都合である。

[0046]

従って、パワーレールVDD、VSSによる制約を受けず自在にメタル配線を 行なうことができる基本セル1(M、N)、及びこの基本セル1(M、N)を配 置して機能回路ブロック34を構成した場合に、パワーレールVDD、VSSが 固定されていないため、自由に内部のメタル配線を設定、変更することができ、 パワーレールVDD、VSSとその他の信号配線との間の相互の干渉を回避する ことができる。そしてパワーレールVDD、VSSを基本セル1(M、N)内の 最下層のメタル配線層M1とは別に上層のメタル配線層M2、M3で面状に設定 できるので、両メタル配線を同一のメタル配線層により構成する場合に比して基 本セル1(M、N)のセル高さを抑えたままで必要となる配線トラックを確保す ることができるコンパクトな基本セル高さを有した半導体集積回路装置を提供す ることができる。またパワーレールVDD、VSSを基本セル1(M、N)の髙 さを越えて全体を覆うように面状に形成するので、パワーレールVDD、VSS の配線プレーンを形成することができ、ノイズ緩和策として好適な構成とするこ とができる。この場合、パワーレールVDD、VSS等が2種以上ある場合には 、パワーレールVDD、VSS等毎に異なるメタル配線層を設定してやれば多重 の面状構造を有する配線プレーンを形成することができる。

[0047]

図8の第5具体例は、図4の第1具体例と同様に基本セル1(M、N)をM× Nのマトリクス状に配置した機能回路ブロック35におけるパワーレールVDD 、VSSの配線状況を示す。図4の第1具体例と異なる部分は、基本セル1(1 、3)と基本セル1(2、3)とを接続するメタル配線Lを、パワーレールVD D、VSSの配線に使用する上層のメタル配線層M2で構成した点である。この ため、メタル配線LとパワーレールVDD、VSSとの干渉を避けるため、メタ ル配線L及びレイアウト上必要なメタル配線間の間隔を考慮したデザインルール により、パワーレールVDD、VSSの配線禁止領域Zが発生する。本来であれ ば、パワーレールVDD、VSSと直交するメタル配線Lは、パワーレールVD D、VSSの配線とは干渉しない最下層のメタル配線層M1により構成すること が原則である。しかしながら、メタル配線Lの間に最下層のメタル配線層M1に よる配線があり、メタル配線Lを、上層のメタル配線層M2で構成してこの最下 層のメタル配線層M1をまたぐ必要がある場合がある。第5具体例では、基本セ ル1(M、N)にパワーレールVDD、VSSが配置されていないことを利用し て、機能回路ブロック35を構成した場合のメタル配線の状況から、メタル配線 Lを最下層のメタル配線層M1で構成できない場合には、上層のメタル配線M2 でも構成することができることを示している。この場合には、機能回路ブロック 35内において配線禁止領域Zを迂回してパワーレールVDD、VSSを配線す ることができる。そしてこの迂回経路は機能回路ブロック35内に限定されるの で、機能回路ブロック35の端部におけるパワーレールVDD、VSSの配線ト ラックに影響を与えることもなく、隣接する機能回路ブロックとの配線接続関係 を崩すことなく、基本セル間に配線されるべき配線を必要最小限の迂回により柔 軟に配線を施すことができる。

[0048]

従って、パワーレールVDD、VSSの配線経路中にも、個別に配線禁止領域 Zを設定することができ、この場合には、適宜にパワーレールVDD、VSSを 迂回させることができるので、パワーレールVDD、VSSを自由に配線するこ とができる。パワーレールVDD、VSSと配線禁止領域Zとの間の相互の干渉 を回避することができる。また、配線禁止領域Zを迂回する前後においては、パワーレールVDD、VSSの配線トラックは不変であるので、半導体集積回路装置において隣接する機能回路ブロックとの配線接続関係を崩すことなく必要最小限のパワーレールVDD、VSSの迂回により配線禁止領域Zを迂回して柔軟にメタル配線を施すことができる。

[0049]

図9の第6具体例は、機能回路ブロック36をマクロセルとしてゲートアレイ 方式やスタンダードセル方式の半導体集積回路装置50A、50Bに配置する場 合を示す。半導体集積回路装置50A、50BにおけるパワーレールVDD、V SSの配線方向は、半導体集積回路装置50A、50Bのレイアウト状況、ある いはデザインルール等の仕様により個別に異なることが一般的である。また、機 能回路ブロック36を配置する位置によってもパワーレールVDD、VSSの配 線方向は異なるものである。第6実施形態では、機能回路ブロック36を配置す る位置におけるパワーレールVDD、VSSの配線方向が、半導体集積回路装置 50Aの場合X方向(横方向)であるが、半導体集積回路装置50BではY方向 (縦方向)となる。そこで機能回路ブロック36を、パワーレールVDD、VS Sが配置されていない基本セル1により構成してやれば、機能回路ブロック36 を半導体集積回路装置50A、50Bに配置する際、半導体集積回路装置50A 、50BにおけるパワーレールVDD、VSSの配線状況に応じて、適宜に機能 回路ブロック36のパワーレールVDD、VSS配線方向を変更することができ 、機能回路ブロック36の配置を簡易且つ確実に行うことができる。また、機能 確認の完了した機能回路ブロック36を予めマクロセルライブラリ、即ちIP(Intellectual Property)として所有している場合、パワ ーレールVDD、VSSを機能回路ブロック36内の信号配線に影響を受けない 上層のメタル配線にて構成するようにしてやることにより、半導体集積回路装置 50A、50BにおけるパワーレールVDD、VSSの配線状況に応じて、適宜 に機能回路ブロック36のパワーレールVDD、VSS配線方向を変更すること ができる。

[0050]

従って、機能回路ブロック36を配置するゲートアレイ方式やスタンダードセル方式の半導体集積回路装置50A、50Bにおいて、機能回路ブロック36A、36B間の配置位置に合わせてパワーレールVDD、VSSの配線方向、配線幅、及び配線層を自由に設定することができ、効率的な機能回路ブロック36A、36Bの配置配線を実現して半導体集積回路装置50A、50Bの高集積化を図ることができる。

[0051]

図10における配線装置41は、中央処理装置(以下、CPUと略記する。) 42を中心にバス48を介して、メモリ43、磁気ディスク装置44、表示装置 (以下、CRTと略記する。) 45、キーボード46、及び外部記録媒体駆動装置47が相互に接続されており、更に外部記録媒体駆動装置47にCDROMや磁気媒体等の外部記録媒体49が着脱可能に設置される構成である。

[0052]

後述の図11に示す本実施形態の基本セル1を使用した機能回路ブロックへの 配線方法のフローを実行するプログラムは、配線装置41内のメモリ43や磁気 ディスク装置44等に記録されている他、CDROMや磁気媒体等の外部記録媒 体49に記録されている場合には外部記録媒体駆動装置47を介してメモリ43 、磁気ディスク装置44等に記録され、あるいは直接CPU42に転送される。 またこのとき、パワーレールVDD、VSS等の配線方向、配線幅、配線優先順 位、配線層、及び配線経路中の配線禁止領域Zを含む配線情報を、必要に応じて 設定する配線情報設定手段は、キーボード46により設定され、またはCDRO Mや磁気媒体等の外部記録媒体49等により設定され構成される。また設定され た各種配線情報は、メモリ43や磁気ディスク装置44等の配線情報記憶手段に 格納される。また、メモリ43や磁気ディスク装置44等の配線情報記憶手段に は、基本セル1の接続端子の配置位置も格納される。上記プログラムの処理に従 って制御手段としてのCPU42等からの指令により必要に応じてこれらの情報 が参照されて配線処理が行なわれる。そして処理中の配線処理状況をCRT45 等の確認手段により確認しながら配線処理を進め、配線処理結果は、メモリ43 や磁気ディスク装置44、あるいは外部記録媒体駆動装置47を介してCDRO

M、磁気媒体等の外部記録媒体49等に配線データ格納手段に格納される。

[0053]

図11のフロー図は、本実施形態の基本セル1を使用した機能回路ブロックに メタル配線を施す場合の配線方法を示している。ステップ(以下、Sと略記する 。)1において、キーボードあるいは磁気ディスク44、外部記録装置49等に よりパワーレールVDD、VSSの配線を優先する設定がされる場合には(S1 : YES)、更にパワーレール配線の配線方向、配線幅、及び使用するメタル配 線層を設定する(S2)。そして機能回路ブロック中に配線禁止領域が存在する か否かの判断を行う(S3)。存在すると判断される場合には(S3:YES) 、その配線禁止領域を迂回する迂回経路を決定する(S4)。迂回経路が決定さ れ、あるいは配線禁止領域が存在しないと判断された後(S3:NO)、パワー レールVDD、VSSの配線を実施する(S5)。配線終了後、信号配線等のパ ワーレールVDD、VSS以外のメタル配線を実行すべく設定されていれば(S 6:YES)、自動配線処理のルーチンへ移行し自動配線を行う(S8)。自動 配線の終了、あるいはその他の信号配線を行う必要がなければ(S6:NO)配 線処理を終了する。一方、S1において、パワーレールVDD、VSSの配線を 優先しない旨の設定がされている場合には(S1:NO)、パワーレールVDD VSSをその他の信号配線と同様に自動配線処理を行うメタル配線として設定 した上で(S7)、自動配線処理のルーチンへ移行し自動配線を行う(S8)。 自動配線の終了により配線処理は終了する。尚、S8に示す自動配線処理は、公 知の自動配線プログラムを使用することができる。

[0054]

従って、パワーレールVDD、VSSによる制約を受けず自在にメタル配線を行なうことができる基本セル1、及び基本セル1にパワーレールVDD、VSSが固定されていないため、基本セル1を配置した機能回路ブロックにおいて、相互の干渉なく自由に配線を設定、変更することができる配線方法を、図10の配線装置において実行することができる。更に機能回路ブロック間の配置状況に合わせてパワーレールVDD、VSSの配線方向、配線幅、及び配線層を自由に設定することができ、効率的な機能回路ブロックの配置配線を実現して半導体集積

回路装置の高集積化を図ることができる。また基本セル1をマトリクス状に構成した機能回路ブロックを配置するゲートアレイ方式やスタンダードセル方式の半導体集積回路装置において、機能回路ブロック間の配置状況に合わせてパワーレールVDD、VSSの配線方向、配線幅、及び配線層を自由に設定することができる配線方法を、図10の配線装置において実行することができる。

[0055]

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。

例えば、本実施形態の第1乃至第3具体例においては、機能回路ブロック内の電源電圧配線VDD及び接地電位配線VSSを最下層のメタル配線層M1により構成しておき、パワーレールVDD、VSSを上層のメタル配線M2により構成する場合を例に説明をしたが、これに限定されるものではなく、機能回路ブロック内の電源電圧配線VDD及び接地電位配線VSSを上層のメタル配線により構成することもできる。またパワーレールVDD、VSSについては、上層のメタル配線M2より更に上層のメタル配線により構成することもできる。そしてこの時の接続端子2、3を、スタックVIAにより構成することとすれば、各層のメタル配線層と接続することができる。

[0056]

また、第5具体例においては、上層のメタル配線層M2において、パワーレールVDD、VSSが配線禁止領域Zを迂回する場合を例に説明したが、これに限定されるものではなく、パワーレールVDD、VSSを構成するメタル配線層であれば、他の階層のメタル配線層においても同様に迂回路を形成することができることは言うまでもない。

[0057]

また、配線方法のフロー図においては、パワーレールVDD、VSSのメタル 配線を優先する場合、優先せずその他の信号配線と同様に扱い自動配線処理を行 う場合、またパワーレールVDD、VSSのメタル配線を優先する際、配線禁止 領域を迂回する場合、更にその他の信号配線については配線処理を行わずパワー レールVDD、VSSのメタル配線についてのみ、配線処理を行う場合のそれぞ れについて適宜処理フローが分岐されるフロー図を例に説明したが、これに限定 されるものではなく、各々の処理を単独で、あるいは任意の組み合わせで配線方 法の処理フローを実行するようにしても良い。

[0058]

また、本実施形態においては、メタル配線についての例を説明をしたが、これ に限定されるものではなく、メタル配線に代えて、多結晶シリコンやシリサイド 等のその他の配線材料で配線する場合、また多結晶シリコンやシリサイド等とメ タル配線との任意の組合わせにより配線する場合等にも同様に適用することがで きる。

[0059]

(付記1) 半導体集積回路装置のレイアウトにおける基本単位を構成する基本 セルにおいて、

前記基本セルは、前記基本セル間に共通に配線される固定配線を備えておらず 、上位の配線層と接続されるべき接続端子を備えることを特徴とする基本セル。

(付記2) 前記上位の配線層で、前記基本セル間に配線されるべき配線を配線 することを特徴とする請求項1に記載の基本セル。

(付記3) 前記接続端子を2種以上備え、

前記各接続端子に接続される前記基本セル間に配線されるべき配線の配線方向 は、

互いに直交する第1及び第2配線方向を含む異なる配線方向であることを特徴 とする付記1又は2に記載の基本セル。

(付記4) 前記接続端子は、

前記基本セル間に配線されるべき配線と同じ配線層を備えることを特徴とする 付記1万至3の少なくとも何れか1項に記載の基本セル。

(付記5) 前記接続端子は、

前記基本セル間に配線されるべき配線と同じ配線層を含むスタックVIAを備 えることを特徴とする付記1乃至3の少なくとも何れか1項に記載の基本セル。

(付記6) 前記基本セル間に配線されるべき配線は、

前記基本セル、前記基本セルを2以上備えて特定の回路機能を奏するブロック



セル、及び前記ブロックセルを2以上備えるマクロセルを相互に結線する配線であることを特徴とする付記1万至5の少なくとも何れか1項に記載の基本セル。

(付記7) 前記基本セル間に配線されるべき配線は、

電源配線及び接地配線を含み、

前記接続端子は、

前記基本セルへの電源供給端子及び接地電位供給端子を含むことを特徴とする 付記1乃至6の少なくとも何れか1項に記載の基本セル。

(付記8) 付記1乃至7の少なくとも何れか1項に記載の2以上の基本セルと、 適宜に選択される所定配線方向及び所定配線幅で、前記基本セル間の対応する前記接続端子間を前記上位の配線層で接続する上位配線とを備えることを特徴とする半導体集積回路装置。

(付記9) 前記上位配線は、

前記所定配線幅が、前記基本セルを越えて面状に形成されることを特徴とする 付記8に記載の半導体集積回路装置。

(付記10) 前記上位配線は、

他の配線、あるいは前記他の上位配線に対して、別階層の配線層で形成される ことを特徴とする付記8に記載の半導体集積回路装置。

(付記11) 前記上位配線は、

配線経路中に存在する配線禁止領域に対して、適宜に迂回路を形成することを 特徴とする付記8に記載の半導体集積回路装置。

(付記12) 付記1乃至7の少なくとも何れか1項に記載の基本セルを2以上 配置する半導体集積回路装置に配線を施すに当たり、前記基本セル間の対応する 前記接続端子間を前記上位の配線層で接続する上位配線の配線方向及び配線幅を 適宜に選択した上で、前記上位配線を優先して配線することを特徴とする配線方 法。

(付記13) 前記上位配線の配線幅を、前記基本セルを越えて面状に形成する ことを特徴とする付記12に記載の配線方法。

(付記14) 他の配線、あるいは他の前記上位配線に対して、前記上位配線を 別階層の配線層で形成することを特徴とする付記12に記載の配線方法。 (付記15) 前記各上位配線の配線経路中に配線禁止領域が存在する場合、前記各上位配線の配線経路を適宜に屈曲させることにより、前記配線禁止領域を適宜に迂回することを特徴とする付記12に記載の配線方法。

(付記16) 付記1乃至7の少なくとも何れか1項に記載の基本セルを2以上 配置した半導体集積回路装置に配線を施すに当たり、上位配線を、他の配線と共 に自動配線処理により配線することを特徴とする配線方法。

(付記17) 付記12万至16の少なくとも何れか1項に記載の配線方法を実施するため、

前記接続端子の配置位置を含む基本セル情報を格納するセル情報記憶手段と、 前記基本セル間の対応する前記接続端子を接続する前記上位配線の配線方向、 配線幅、配線優先順位、配線層、及び配線経路中の配線禁止領域を含む配線情報 を、必要に応じて設定する配線情報設定手段と、

前記配線情報設定手段により設定される各種配線情報を格納する配線情報記憶 手段と、

前記セル情報記憶手段に格納された前記接続端子の配置位置に基づき、前記配線情報記憶手段に格納された前記上位配線の配線方向、配線幅、配線優先順位、 及び配線層に従い、配線経路中の配線禁止領域を迂回しながら配線処理を行う制御手段と、

前記制御手段により行われる配線処理状況を確認する確認手段と、

前記制御手段により行われた配線処理結果を格納する配線データ格納手段とを 備えることを特徴とする配線装置。

(付記18) 前記配線情報設定手段には、前記上位配線の配線優先順位は格納されず、

前記制御手段は、前記上位配線を他の配線と共に自動配線処理により配線処理 することを特徴とする付記17に記載の配線装置。

(付記19) 付記12万至16の少なくとも何れか1項に記載の配線方法を、 付記17あるいは18に記載の配線装置において実行することが可能な配線処理 プログラムを格納する記録媒体。

[0060]

【発明の効果】

本発明によれば、基本セル内には固定配線を備えず、基本セル間に配線されるべき配線に接続する接続端子を配置しておき、2以上の基本セルを配置して機能回路ブロックあるいは半導体集積回路装置をレイアウトする際、基本セル間に配線されるべき配線の配線自由度を向上させることのできる基本セル、半導体集積回路装置、配線方法、及び配線装置を提供することが可能となる。

【図面の簡単な説明】

【図1】

本実施形態の基本セルを示すレイアウト図である。

【図2】

本実施形態の基本セルを使用して構成した機能回路ブロックを示すレイアウト図である。

【図3】

図2における機能回路ブロックを示す回路図である。

【図4】

本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの 第1具体例を示すレイアウト図である。

【図5】

本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの 第2具体例を示すレイアウト図である。

【図6】

本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの 第3具体例を示すレイアウト図である。

【図7】

本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの 第4具体例を示すレイアウト図である。

【図8】

本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの 第5具体例を示すレイアウト図である。 【図9】

本実施形態の機能回路ブロックを半導体集積回路装置に配置する場合のパワー レールの第6具体例を示すレイアウト図である。

【図10】

本実施形態における配線装置の構成図である。

【図11】

本実施形態の基本セルを使用した機能回路ブロックへの配線方法のフロー図である。

【図12】

従来技術の基本セルを示すレイアウト図である。

【図13】

従来技術の基本セルを使用して構成した機能回路ブロックを示すレイアウト図 である。

【図14】

従来技術の基本セルをマトリクス状に配置した場合におけるパワーレールの具体例を示すレイアウト図である。

【符号の説明】

1, 1A, 1B, 1C, 1D

基本セル

2, 2A, 2B, 2C, 2D, 3, 3A, 3B, 3C, 3D

接続端子

20, 31, 32, 33, 34, 35, 36, 36A, 36B

機能回路ブロック

4 1 配線装置

4 2 C P U

43 メモリ

4.4 磁気ディスク

4 5 CRT

46 キーボード

特2001-100566

47 外部記録媒体駆動装置

48 バス

49 外部記録媒体

50A、50B 半導体集積回路装置

M1 最下層のメタル配線層

M2、M3 上層のメタル配線層


Z 配線禁止領域

【書類名】

図面

【図1】


本発明実施形態の基本セル



:最下層メタル配線層(M1)


:上層メタル配線層(M2)

【図2】



【図3】

図2における機能回路ブロックの回路図




【図4】

本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの第1具体例

				_ 31			
\sim	7777778B		101111110	TO TO THE REAL PROPERTY OF THE PARTY OF THE	777	Man I I I I I I I I I I I I I I I I I I I	DDV 🖾
							VUU
	1(1,1)	1(1,2)	1(1,3)	1(1,4)		1(1.81)	
	1(1,1)	1(1,2)	1(1,3)	1(1,4)	• • •	1(1,N)	
\overline{Z}						7777770	ZZ VSS
	O				777	10///////	ZZ VDD
	1(2,1)	1(2,2)	1(2,3)	1(2,4)		1(2,N)	
	1(2,1)	1(2,2)	1(2,0)	1(2,7)		1(2,14)	,
\overline{z}					777		⊠ VSS
		•	_	_	 !	_	
		:	:	•	• • •	:	
\square		<i>(11111)</i>			7777	10 11111 10 1	ZZ VDD
	. 4		. 4 >				
	1(M,1)	1(M,2)	1(M,3)	1(M,4)		1(M,N)	
							\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\overline{Z}			11111110		7777		ZZ VSS

:上層メタル配線層(M2)


【図5】



:上層メタル配線層(M2)

【図6】


本実施形態の基本セルをマトリクス状に配置した場合 におけるパワーレールの第3具体例



:上層メタル配線層(M2)

【図7】

本実施形態の基本セルをマトリクス状に配置した場合 におけるパワーレールの第4具体例




:上層メタル配線層(M2)

:更に上層のメタル配線層(M3)

【図8】


本実施形態の基本セルをマトリクス状に配置した場合におけるパワーレールの第5具体例



:上層メタル配線層(M2)


【図9】

本実施形態の機能回路ブロックを半導体集積回路装置に 配置する場合のパワーレールの第6具体例




【図10】

本実施形態における配線装置の構成図




【図11】

本実施形態の基本セルを使用した機能回路ブロックへの 配線方法のフローチャート




【図12】

従来技術の基本セル



:最下層メタル配線層(M1)




:最下層メタル配線層(M1)

:上層メタル配線層(M2)

【図14】

従来技術の基本セルをマトリクス状に配置した場合 におけるパワーレールの具体例



:最下層メタル配線層(M1)

【書類名】 要約書

【要約】

【課題】 基本セルを利用して機能回路ブロックあるいは半導体集積回路装置を レイアウトする際、配線の自由度を向上させることのできる基本セル、半導体集 積回路装置、配線方法、及び配線装置をを提供すること。

【解決手段】 基本セル1における接続端子2、3は、N型及びP型ウェル領域への電源電圧VDD及び接地電位VSSを供給するための接続端子である。メタル配線層とN型及びP型ウェル領域とのコンタクト構造として構成することができるほか、基本セル1を実現する半導体集積回路装置の製造プロセスに応じて多層のメタル配線層とN型及びP型ウェル領域とのスタックVIA構造として構成することもできる。基本セル1では、これらの接続端子2、3、そして2つのPMOS及びNMOSトランジスタへの電源電圧VDD及び接地電位VSSは配置されていない。

【選択図】 図1

特2001-100566

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社

出願人履歴情報

識別番号

[000237617]

1. 変更年月日

1990年 9月 6日

[変更理由]

新規登録

住 所

愛知県春日井市髙蔵寺町2丁目1844番2

氏 名

富士通ヴィエルエスアイ株式会社